

XII A/D- und D/A-Wandlung

Analog/Digital (ADC) und Digital/Analog Konverter sind die Brücke zwischen den stetig veränderlichen Werten der realen Welt und der Welt der digitalen Datenverarbeitung. Ein ADC setzt eine am Eingang anliegende elektrische Größe in eine Digitalzahl um, umgekehrt beim DAC. Dabei tritt unvermeidbar ein Quantisierungsfehler auf, da die kontinuierlich variable Eingangsgröße nur durch eine endliche Zahl diskreter Werte am Ausgang wiedergegeben wird. Auch beim idealen Wandler beträgt die Abweichung im ungünstigsten Fall die Hälfte der Differenz zwischen 2 Ausgangswerten. Durch Einsatz von höher auflösenden Wandlern kann der Fehler verkleinert, aber nie völlig beseitigt werden.

XII.1 Wandlereigenschaften

Als Eingangsgrößen gebräuchlich sind Spannung und Strom. Ausgangsseitig sind anzugeben die Logikfamilie (TTL, ECL, CMOS ...), das Zahlensystem (Binär, BCD, Graycode,...) und die Auflösung in Bit. Am weitesten verbreitet ist die Kombination von Spannungseingang mit TTL-Ausgabe im Binärsystem. Es gibt eine Reihe von Kriterien, nach denen ADC's verglichen und für eine bestimmte Anwendung ausgewählt werden. Diese sollen als erste besprochen werden:

a) Die Auflösung

Sie wird in Bit oder durch den Kehrwert der Anzahl verschiedener Ausgangswerte angegeben. Ein Konverter mit n Bit hat 2^n verschiedene Ausgangswerte und eine Auflösung von

$1/2^n$. Die Auflösung darf nicht mit der Genauigkeit verwechselt werden, die von der Präzision der Bauelemente und der Referenzspannung im ADC abhängt. Man kann bei seriösen Herstellern eine Genauigkeit annehmen, die nur wenig schlechter als die Auflösung ist. Genauer sagt das Datenblatt.

Die endliche Auflösung eines A/D-Wandlers mit n Bits führt bei der Digitalisierung zu Quantisierungsrauschen. Bei einer Sinuswelle, welche den Wandler voll aussteuert beträgt das Signal-Rausch Verhältnis nach der Digitalisierung:

$$\text{SNR} = 1,76 + 6,02 \cdot n \text{ dB}$$

b) Die Umwandlungszeit / Umwandlungsfrequenz

Die Umwandlungszeit ist die Zeit vom Startn der Wandlung bis zur Ausgabe des gültigen Datenworts. Die Umwandlungsfrequenz liegt sicherlich in der Größenordnung des Kehrwerts der Umwandlungszeit. Sie wird im allgemeinen aber etwas kleiner sein, da ja das Datenwort noch gelesen werden muß und ADCs häufig eine gewisse Vorbereitungszeit benötigen. Die Frequenz kann aber auch deutlich höher liegen, wenn die Umwandlung in mehreren Schritten erfolgt und die Zwischenergebnisse intern "weitergereicht" werden (pipelining). Ganz allgemein geht aber mit einer Erhöhung der Auflösung ein Anwachsen der Umwandlungszeit und/oder des Preises einher.




Abb. 12-1: Fehler bei A/D und D/A Wandlung

c) Die integrale Nichtlinearität

Sie gibt die Abweichung der Übertragungskennlinie des einjustierten ADC's von einer geraden Linie an und zwar in Vielfachen des niedrigstwertigen Bit (LSB = least significant bit) oder in Bezug auf den vollen Bereich. Die Gerade wird entweder so durchgelegt, daß sich die kleinste Abweichung ergibt oder sie wird durch die Endpunkte gezogen. Letzteres gibt natürlich ungünstigere Werte, darum auf die Art der Definition achten!

d) Die differentielle Nichtlinearität

Die Höhe der Stufen der Übertragungskennlinie ist beim idealen ADC immer gleich groß und gleich einem LSB. Die maximale Abweichung von diesem Wert wird in Einheiten von LSB angegeben. Sie kann bei bestimmten Typen von ADC's so groß werden, daß eine negative Stufenhöhe auftritt. Der entsprechende Ausgangswert wird dann nie angenommen (missing code).

Nicht als eigenes Kriterium aufgeführt aber dennoch mitentscheidend über die Auswahl eines ADC-Typs ist der Bauaufwand und damit der Preis. Weitere Gesichtspunkte können die Stromaufnahme, Abmessungen und der zulässige Temperaturbereich

sein.

e) Oversampling

Die Auflösung eines ADCs kann durch Oversampling gesteigert werden, indem für jeden Meßwert mehrere Wandlungen gemittelt werden. Oversampling um den Faktor 4 steigert die Auflösung um 1 Bit. Mehr dazu siehe bei XII.3.

XII.2 ADC-Typen

Bei den Analog/Digital-Wandlern haben sich 5 Prinzipien als optimal hinsichtlich der Bewertungskriterien herauskristallisiert. Praktisch alle am Markt erhältlichen ADC's sind von diesen Prinzipien abgeleitet. Generell kann man die ADC's in integrierende und nichtintegrierende Wandler einteilen.

Integrierende Wandler bewerten das Integral der Eingangsgröße über einen bestimmten Zeitraum. Das hat den prinzipiellen Vorteil der Absenkung von Rauschen und hohen Frequenzen mit 6 dB/Oktave auf Kosten einer längeren Wandlungszeit. Macht man die Integrationszeit gleich der Dauer einer Netzschnwingung, so wird die Netzfrequenz und alle Oberwellen sehr stark unterdrückt. Die lange resultierende Umwandlungszeit stört z.B. bei Digitalmultimetern überhaupt nicht.




Abb. 12-2: Dual-Slope ADC

Nichtintegrierende Wandler erfassen die Eingangsgröße in einem kurzen Moment und führen danach die Umwandlung aus. Damit können auch zeitlich schnell variable Wellenformen digitalisiert werden, aber Störspitzen und hochfrequente Einstreuungen den erfaßten Wert stark verfälschen.

a) Der Dual-Slope Konverter

Der Dual-Slope (Doppel-Sägezahn) Konverter integriert das Eingangssignal zuerst für eine feste Zeitspanne auf, um dann die negative Referenzspannung an den Eingang zu legen. Die Zeit bis zur völligen Entladung des Integrators ist proportional zum Integral. Zur Festlegung der Integrationsdauer als auch zur Messung der Zeit bis zur Entladung wird ein Zähler benutzt, der die Frequenz eines Taktozillators zählt. Durch eine entsprechende Eichung ist der Zählerstand direkt der angezeigte Meßwert.

Mit geringem Bauaufwand verbindet der Dual-Slope Konverter gute Genauigkeit und Linearität. Begrenzt wird die Genauigkeit vor allem durch das dielektrische Erinnerungsvermögen des Integrationskondensators, der bei der Entladung die hineingeschickten Ladungen nicht sofort vollständig wieder abgibt. Ohne diesen im 10^{-5} Bereich liegenden Effekt wären weit höhere Genauigkeiten erzielbar.

b) Der Konverter mit quantisierter Rückkopplung




Abb. 12-3: ADC mit quantisierter Rückkopplung

Dieser Konverter führt die Gegenintegration mit der Referenzspannung während der Integration des Eingangssignals durch und hält damit die Spannungsänderungen am Integrationskondensator minimal. Die Eingangsspannung liegt über den Widerstand dauernd am Integrator, der seinerseits den Komparator ansteuert. Ist die Spannung am Integrator unter 0V abgesunken, so schaltet der Komparator und das D-Flipflop übernimmt den Ausgangszustand des Komparators bei der nächsten steigenden Flanke des Taktsignals. Jetzt fließt gleichzeitig mit dem Eingangssignal auch Strom aus der negativen Referenzspannung in den Integrator. Hat bis zur nächsten Taktflanke der Integrator weit genug zurückintegriert und der Komparator zurückgeschal-

tet, so wird das Flipflop wieder zurückgesetzt und der Referenzstrom ausgeschaltet.

Damit ist für eine Periodendauer der Taktfrequenz der Referenzstrom geflossen. Dies ist als Produkt aus Strom und Zeit eine Ladung. Für den angezeigten Wert braucht man nur noch für eine feste Zeit (Zahl von Taktperioden) die Anzahl der Ladungspakete zu zählen, die den Eingangsstrom exakt ausgeglichen haben. Neben der Beseitigung des Fehlers durch das dielektrische Erinnerungsvermögen hat man die Zeit für die separate Rückintegration gespart. Konverter dieses Typs erreichen Auflösungen bis zu 10^7 Schritten entsprechend 23 Bit. Dem entspricht allerdings bei 1 MHz Taktfrequenz eine Umwandlungszeit von 10 Sekunden.

c) Der Konverter mit sukzessiver Approximation




Abb. 12-4: ADC mit sukzessiver Approximation

Der Konverter mit sukzessiver Approximation vollzieht die Wandlung durch Angleichen des Ausgangsstroms eines Digital/Analog Konverters (DAC) an den Strom, der vom Eingang durch den Widerstand fließt. Der digitale Eingang des DAC wird solange geändert, bis die Ströme mit 1 LSB (Least significant Bit) Genauigkeit übereinstimmen. Diese Digitalzahl entspricht der Eingangsspannung und stellt das Ergebnis der A/D Wandlung dar.

Das Blockschaltbild zeigt die wesentlichen Bestandteile mit DAC, Komparator, sukzessivem Approximationsregister (SAR) und Taktoszillator. Die Wandlung wird am Start-Eingang ausgelöst, woraufhin der Busy (beschäftigt) Ausgang auf 1 geht. Als erstes wird das höchstwertige Bit (MSB = Most significant bit) eingeschaltet und der DAC gibt den halben Maximalstrom ab. Ist der DAC-Strom zu klein, so wird das nächstniedrigere Bit addiert, andernfalls wird es vom aktuellen SAR-Ausgangswert subtrahiert. Auf diese Weise wird bei jedem Vergleich ein Bit des Ausgangsworts ermittelt.

Bei dem als Beispiel gezeigten 12 Bit ADC steht nach 12 Vergleichen das Endergebnis fest. Höhere Auflösungen erfordern einen entsprechenden präziseren DAC und Komparator. Nach diesem Prinzip arbeitende Wandler erreichen bis zu 18 Bit Auflösung oder Umwandlungszeiten bis unter $1 \mu\text{s}$.

In Abb. 12-4 sieht man, daß während der Wandlung der Eingangsstrom konstant bleiben muß, da schon der erste Vergleich an der Schwelle des LSB liegen kann, und die niederwertigeren Bits einen Fehler nicht ausgleichen können. Kann sich das Ein-

gangssignal während der Umwandlungszeit um mehr als das Äquivalent von 1 LSB ändern, so muß vor dem Konverter unbedingt ein Sample & Hold Verstärker (siehe IV.2 o) angeordnet werden, der vom Busy Ausgang gesteuert wird und während der Wandlung die Eingangsspannung konstant hält. In modernen Konvertern ist der S&H-Verstärker meist auf dem Chip integriert.

Konverter mit sukzessiver Approximation bieten eine sehr gute Kombination wichtiger Eigenschaften und sind das Arbeitspferd der Datenerfassung. Ihre Achillesferse ist die schlechte differentielle Linearität, für die der DAC verantwortlich ist (siehe bei XII.3). Für spezielle Datenauswertungen, die gleich breite Spannungsbereiche für jeden Ausgangswert erfordern, muß daher auf einen anderen Konvertertyp zurückgegriffen werden. Integrierende Konverter haben beispielsweise eine hervorragende differentielle Nichtlinearität.

Die kürzeste überhaupt mögliche Umwandlungszeit erreicht der Flash-(=Blitz) Konverter. Hier ist für jeden digitalen Ausgangszustand ein eigener Komparator vorgesehen. Ein ADC mit 6 Bit Auflösung hat 64 Ausgangszustände, 63 Umschaltunkte und dementsprechend 63 Komparatoren. Jedes weitere Bit Auflösung erfordert eine Verdopplung der Zahl der Komparatoren. Jeder Komparator hängt mit einem Eingang an der Eingangsspannung und mit dem anderen an einer Spannungsteilerkette aus lauter gleich großen Widerständen. Alle Komparatoren mit einer Vergleichsspannung oberhalb der Eingangsspannung schalten am Ausgang nach 1, alle darunterliegenden am Ausgang nach 0. Das Verknüpfungsnetzwerk erkennt die Stelle des Übergangs und gibt das entsprechende Binärwort zum Ausgang. Die Umwandlungszeit besteht aus der Schaltzeit der Komparatoren und des Netzwerks und kann weniger als 10 ns betragen.

d) Der Flash-Konverter




Abb. 12-5: 6 Bit Flash-ADC

Für eine gute Genauigkeit erfolgt vor jeder Wandlung ein Nullabgleich der Komparatoren. Die vielen Komparatoren belasten den Eingang kapazitiv und nehmen viel Verlustleistung auf. Flash Konverter werden daher überwiegend in CMOS Technologie aufgebaut. Die Auflösung beträgt zwischen 4 und 8 bit. Höhere Auflösungen erreicht man oft durch Hintereinanderschaltung von 2 Flash Wandlungen (Dual Flash) unter Einsatz eines DAC's. Auf Kosten eines hohen Schaltungsaufwands glänzt der Flash ADC mit äußerst kurzen Umwandlungszeiten. Genauigkeit und Linearität sind recht gut, da eine Kette exakt gleich großer Widerstände gut herstellbar ist.

e) Der Delta-Sigma Konverter




Abb. 12-6: Delta-Sigma Konverter

Dieser Wandlertyp verwendet als Eingangsstufe einen einfachen Delta-Modulator bestehend aus einem Komparator, einem getakteten D-Flipflop und einem RC-Glied. Bei jeder Taktflanke übernimmt das D-Flipflop den Zustand am Ausgang des Komparators und führt über das RC-Glied die Spannung am -Eingang des Komparators der Spannung am +Eingang nach. Zum Oversampling in diesem Konvertertyp siehe XII.3.

Das Ausgangssignal besteht aus einem Strom von Digitalwerten 0 und 1, dessen Tastverhältnis die Eingangsspannung wiedergibt. Er wird von einem digitalen Signalprozessor gefiltert und zur Ausgangsspannung weiterverarbeitet.




Abb. 12-7: Spektrum des Delta-Modulators

Bild 12-7 zeigt das Spektrum am Ausgang des Delta-Modulators. Da die

Abtastfrequenz weit oberhalb des vom Sampling-Theorem geforderten Werts liegt, liegen zwischen den vom Signal belegten Bereichen weite Lücken. Das digitale Filter hat einen Durchlaßbereich, der an diese spektrale Verteilung angepaßt ist, ein sog. Kammfilter. Der Signalprozessor ermittelt dann aus dem gefilterten Signal den digitalen Wert der Eingangsspannung. Entsprechend dem Faktor der Überabtastung im (1-Bit) Delta-Modulator kann dabei die Anzahl der Bits gesteigert werden. Delta-Sigma Konverter sind mit digitalen Wortlängen bis zu 20 Bit erhältlich.

f) Bewertung der Wandlertypen

Bei der Vielseitigkeit der Anforderungen und Eigenschaften kann es keinen besten A/D-Wandler geben. Jeder Typ stellt einen Kompromiß aus Eigenschaften und Aufwand dar. Die Übersicht soll die wesentlichen Eigenschaften der Wandlertypen pauschal bewerten.

Typ	Geschwindigkeit Auflösung / Genauigkeit				
	Diff. Linearität	Integr. Linearität	Aufwand / Preis		
Dual-Slope	-	0	++	+	++
Quantis. Rückkopplung	--	++	++	++	+
Delta-Sigma	0	+	+	+	+
Sukzess. Approximation	+	+	--	+	+
Flash	++	-	0	+	-

Allen integrierenden Wandlern gemein ist die relativ langsame Arbeits-

weise, der aber gute Linearitäten und Genauigkeiten sowie ein geringer Aufwand gegenüberstehen. Dabei erreicht der mit digitaler Signalverarbeitung ausgestattete Delta-Sigma Konverter schon durchaus akzeptable Wandlungszeiten. Ihr grundsätzlicher Vorteil liegt in der Bewertung des Eingangssignals über einen Zeitraum und die resultierende Unterdrückung von Störungen.

Die nichtintegrierenden Wandler sind prinzipiell schneller. Die besten Allrounder-Eigenschaften hat der Konverter mit sukzessiver Approximation, der aber eine schlechte differentielle Linearität hat und eine Sample/Hold-Schaltung benötigt. Er ist das Arbeitspferd der Datenerfassung, bekommt aber schon Konkurrenz vom Delta-Sigma Wandler. Wenn es auf höchste Geschwindigkeit ankommt, ist der Flash-Konverter unübertroffen. Seine begrenzte Auflösung kann mit Mehrschrittechniken (pipelining) auf das Niveau des Konverters mit sukzessiver Approximation angehoben werden, wobei die Geschwindigkeit nur wenig absinkt.

XII.3 Oversampling

Der Delta-Sigma Konverter tastet die Eingangsspannung mit einer sehr hohen Frequenz ab, die weit oberhalb der Umwandlungsfrequenz liegt. Dadurch wird die Spannung am Delta-Modulator mit hoher Auflösung in einen Digitalwert umgewandelt, obwohl der Komparator im Prinzip ein 1-Bit A/D-Wandler ist. Man nennt dies Verfahren Oversampling (Überabtastung).

Oversampling kann bei allen A/D-Wandlern zur Steigerung der Auflösung eingesetzt werden. Dabei ergibt der Mittelwert von zwei Abtastungen

eine Zunahme der Auflösung um 3 dB, also 1/2 Bit. Zur Steigerung der Auflösung um 1 Bit ist die Mittelung von 4 Abtastungen, für 2 Bit die Mittelung von 16 Werten erforderlich.

Damit allein ist es aber nicht getan, denn die Eingangsspannung kann ja eine stabile Gleichspannung sein. Hier nutzt das Oversampling allein überhaupt nichts, denn der Ausgangswert ist immer gleich und wird durch Mittelung nicht genauer. Kann dieser Fall eintreten, so muß man dem Eingangssignal eine Wechselspannung überlagern, welche eine Gleichverteilung der Amplituden aufweist und einen Hub von mehr als 1 LSB hat, am günstigsten ein symmetrisches Sägezahnsignal. Dies Verfahren nennt man Dithering. Es ergibt die erforderliche Verteilung der Digitalwerte entsprechend der Lage der Eingangsspannung zwischen den Schwellen der benachbarten Ausgangswerte. Damit macht die digitale Mittelung Sinn und ergibt die angestrebte Erhöhung der Auflösung. Sind dem Signal Wechselspannungen jeder Art überlagert, ist das Dithering normalerweise nicht nötig.

Oversampling ist ebenso bei der D/A Wandlung einsetzbar. Von einer Digitalzahl mit größerer Wortlänge werden nur die ersten N Bit ausgegeben, wobei das Tastverhältnis LSB entsprechend den restlichen Bits gesteuert wird. Dabei wird aber nur die Auflösung erhöht, nicht die Genauigkeit.

XII.4 Digital/Analog-Konverter

Digital/Analog-Konverter (DAC) wandeln Digitalwerte wieder in analoge Werte zurück. Die Eigenschaften und Fehler entsprechen völlig denjenigen von A/D-Wandlern und können bei




Abb. 12-8: Bitgewichte im DAC

XII.2 nachgelesen werden.

Die Angaben eines D/A Konverters über Auflösung und Linearität sind analog zu den entsprechenden bei ADC's. Den "missing codes" (siehe XII.1d) von ADC's entsprechen hier Bitkombinationen, bei denen eine größere Digitalzahl ein kleineres Ausgangssignal hervorruft. Ein DAC, der für jede größere Digitalzahl ein größeres Ausgangssignal abgibt, wird als monoton bezeichnet.

Am kritischsten ist der Übergang 0111... auf 100..., bei dem das höchstwertige Bit (MSB) ein- und alle niederwertigeren Bits ausgeschaltet werden, siehe Abb. 12-9. Das MSB muß sehr genau um ein LSB größer sein, als die Summe aller niederwertigen

geren Bits. Ein Fehler von -0,05% in einem 12 Bit DAC läßt das Ausgangssignal beim Umschalten nicht mehr zunehmen. Ein noch größerer Fehler führt zu einer Verkleinerung des Ausgangssignals beim Übergang von 0111.. auf 1000... am Eingang.

Ein weiteres Problem sind kleine Zeitunterschiede beim Umschalten der Bits und überhaupt das gleichzeitige Umschalten vieler Schalter, das eine Signalspitze am Ausgang, einem "glitch" bewirken können. Für kritische Anwendungen muß ein "deglitcher" DAC eingesetzt werden, in dem ein Sample & Hold Verstärker (siehe IV.2o) während des Umschaltens und Einschwingens die Ausgangsspannung stabil hält.

Fast alle DAC's summieren Ströme auf, die entsprechend der Wertigkeit der Bits bemessen sind. In einem DAC mit Spannungsausgang muß der Strom mit einem Strom/Spannungs-Wandler (siehe IV.2) in eine

Spannung umgesetzt werden. Wegen der beträchtlichen Einschwingzeit dieses Wandlers sollte man bei zeitkritischen Anwendungen immer versuchen, einen DAC mit Stromausgang einzusetzen. Ein Vergleich von Da-




Abb. 12-9: DAC mit geschalteten Stromquellen




Abb. 12-10: DAC mit R-2R Netzwerk

tenblättern zeigt einen Geschwindigkeitsvorteil um den Faktor 5 für Konverter mit Stromausgang.

XII.5 DAC-Typen

a) DAC mit geschalteten Stromquellen

Der DAC mit geschalteten Stromquellen enthält für jedes Bit eine Stromquelle, die in eine gemeinsame Sammelleitung einspeist. Die Stromquellen können über die Dioden ein- und ausgeschaltet werden. Der Operationsverstärker regelt den Kollektorstrom des linken Transistors auf einen konstanten Wert, indem er die Spannungsabfall am Emitterwiderstand konstant = U_{ref} hält. So werden die Basis- Emitter-Spannungen der Transistoren kompensiert und die Ströme hängen nur von den Emitterwiderständen ab.

b) D/A-Konverter mit R - 2R Netzwerk

Nachteilig beim Konverter mit geschalteten Stromquellen ist der große Bereich der Widerstände. Ein 12 Bit DAC (Industriestandard) summiert Ströme, die sich um den Faktor 2048 unterscheiden. Widerstände über ein solch großen Bereich mit engen Toleranzen und gutem thermischen Gleichlauf sind in IC's und Schicht-

schaltungen schwer zu realisieren.

Das heute bevorzugte R-2R Netzwerk benötigt nur Widerstände mit 2 verschiedenen Werten. Zum Verständnis der Wirkungsweise betrachten wir in Abb. 12-9 die Spannungen an den Verbindungspunkten der horizontal liegenden Widerstände mit dem Wert R:

Vom äußersten rechten Punkt führt R12 nach Masse und R11 zur Sammelleitung, die vom Strom-Spannungswandler an Masse gehalten wird. Die Parallelschaltung der beiden Widerstände mit dem Wert 2R hat den Widerstand R, der zusammen mit dem Widerstand R10 einen 2:1 Spannungsteiler darstellt und den linken Anschluß dieses Widerstands mit $R + R = 2R$ belastet. Diese Innenwiderstände und Spannungsteilungen setzen sich nach links zur Referenzspannung U_{ref} hin fort. Entsprechend verdoppelt sich von rechts nach links mit jeder Stufe die Spannung und der geschaltete Strom. Damit ist die Gewichtung entsprechend dem Binärsystem mit nur 2 verschiedenen Widerstandswerten erreicht. Einen Mehraufwand bedeuten die Umschalter und der OpAmp zum Festhalten der Sammelleitung auf Masse.




Abb. 12-11: PWM D/A-Konverter

c) PWM D/A-Konverter

Für geringe Umsetzgeschwindigkeiten werden PWM-Konverter (Pulsweitenmodulation) eingesetzt. Das digitale Datenwort wird in ein Register geladen und vom Komparator mit dem Stand des Zählers verglichen. Solange der Zählerstand kleiner ist, als das Datenwort, gibt der Komparator 1 aus, darüber 0. Dadurch hat das Rechtecksignal ein dem Datenwort proportionales Tastverhältnis. Dies Signal wird mit einem Tiefpaß gefiltert, der am Ausgang den mittleren Gleichstrompegel als Ausgangsspannung abgibt.

Eine einfache Verbesserung ist in der rechten Schaltung durch Vertauschen der Leitungen vom Zähler zum Komparator gemacht. Auch mit der Vertauschung wird während eines Durchlaufs T des Zählers jeder Zustand einmal angenommen und es herrscht das gleiche Tastverhältnis. Der Ausgang schaltet aber weitaus häufiger, wodurch ein kleineres RC-Glied genügt.

Der geringe Aufwand prädestiniert diesen Konverter für die Einstellung von Pegeln, Helligkeit und Lautstärke in Geräten der Unterhaltungselektronik.